

JP Utility First Publication No. 04-81182

TITLE: HEIGHT ADJUSTING DEVICE OF DISPLAY

Abstract:

The present invention relates to a height adjusting device of a display. The height adjusting device of the display comprises a holder extended downwardly from the display; a main body having a supporting member slidably inserting the holder, and a connecting member closed and spaced to/from the holder, and a supporting spring elastically supporting the connecting member with respect to the holder. Further, the main body is provided with an operating button and an exposure hole to expose the operating button.

⑯ 日本国特許庁(JP)

⑰ 特許出願公開

⑱ 公開特許公報(A) 平4-81182

⑲ Int. Cl.³

識別記号

庁内整理番号

⑳ 公開 平成4年(1992)3月13日

H 04 N 5/91
G 11 B 5/027
7/28
20/00

P 7205-5C
Q 7736-5D
8947-5D
L 9197-5D

審査請求 未請求 請求項の数 1 (全5頁)

㉔ 発明の名称 映像記録再生装置

㉕ 特 願 平2-195364

㉖ 出 願 平2(1990)7月23日

㉗ 発 明 者 矢 野 光 雄 大阪府門真市大字門真1006番地 松下電器産業株式会社内
㉘ 出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地
㉙ 代 理 人 弁理士 粟野 重孝 外1名

明 細 書

1、発明の名称

映像記録再生装置

2、特許請求の範囲

入力映像信号レベルを所定値に調整するAGC回路と、前記入力映像信号からブランキングレベル以下にあるパルス信号を分離するパルス信号分離回路と、前記パルス信号分離回路出力に含まれている水平同期信号の後縁から次の水平同期信号の前縁付近までの時間幅のパルス信号を発生する第1の単安定マルチバイブレータと、前記パルス信号分離回路出力と前記第1の単安定マルチバイブレータ出力との第1のANDゲート回路と、前記パルス信号分離回路出力から垂直同期信号を分離する垂直同期分離回路と、前記垂直同期信号によってトリガされコピーガード信号の開始点付近までの時間幅のパルス信号を発生する第2の単安定マルチバイブレータと、前記第2の単安定マルチバイブレータ出力パルス信号の後縁でトリガされコピーガード信号期間に相当する時間幅のパル

ス信号を発生する第3の単安定マルチバイブレータと、前記第1のANDゲート回路出力と前記第3の単安定マルチバイブレータ出力との第2のANDゲート回路と、前記第2のANDゲート回路出力を積分する積分回路と、前記積分回路出力によって制御されるスイッチ回路とを備え、前記スイッチ回路は前記コピーガード信号の有無に対応して前記AGC回路をバイパスした前記入力映像信号と前記AGC回路を経た信号とを選択するように配した映像記録再生装置。

3、発明の詳細な説明

産業上の利用分野

本発明はダビング用ビデオテープレコーダ(以下VTRと称す)の映像記録再生装置に関するものである。

従来の技術

近年、家庭用VTRが普及するにつれて、ソフトテープの需要も増加しつつある。ソフトテープを大量に複製する最も一般的な方法はダビング(dubbing)であり、ダビング会社では1台の親

機と多数の子機とを結合して同時に多数のソフトテープを複製している。一般の家庭用VTRにおいても、容易にダビングができるため、著作権保護という立場からその対策が考えられ、一部で実施されている。一例としては、映像信号の垂直同期信号後の等価パルス信号以降、数H(Hは水平走査期間)の本来、映像の情報がない部分にコピーガード信号(パルス信号を不規則に存在させたもの)を挿入したソフトテープが作られている。このソフトテープによって、記録用VTRのAGC回路を誤動作させ、ダビングを防止する。ダビング会社では、このようなソフトテープを作成する時、親機のVTRの映像信号出力にコピーガード信号を挿入した後、複数の子機のVTRによってダビングを行っており、この場合、AGC回路を通さないようにスイッチを手動で操作していた。

以下、第3図～第5図を参照しながら、上記の従来の映像記録再生装置の一例について説明する。第3図は従来の映像記録再生装置のブロック

信号は垂直同期信号後の等価パルス以降、数Hの本来映像情報のない部分に挿入されており、信号波形は第5図に示すように、パルス信号(ロ)と擬似同期信号(ハ)とで構成されている。スイッチ22がA側になっていると、入力映像信号はAGC回路21を通るが、擬似同期信号(ハ)の後縁直後にもキードパルス(ニ)が混合される。AGC回路21はこのパルス信号(ロ)とキードパルス(ニ)を加えたレベルにて基準電圧と比較するため、AGC回路21は過大入力と判断し、利得を下げ、出力レベルは適正值よりも低くなる(第5図m)。この誤動作を避けるためこのような映像信号を入力するときは、スイッチ22をB側に切替え正常な信号レベル(第5図n)に戻して、輝度信号処理回路23に入力し、輝度信号処理が行なわれる。

発明が解決しようとする課題

このような従来の構成では、親機のVTRからの普通の映像信号を子機のVTRによってダビングするときはAGC回路21を通し、コピーガー

ドである。第3図において、21はAGC回路、22はスイッチ、23は輝度信号処理回路である。

このように構成された従来の映像記録再生装置について、以下、その動作を説明する。第4図は普通の映像信号入力時、第5図はコピーガード信号の付加された映像信号入力時の第3図e～n点の波形を示す。

普通の映像信号が入力されたとき、映像信号e(第4図)は、AGC回路21を通り、映像信号レベルは適正值に自動的に調整される(第4図m)。このAGC回路21は入力映像信号eの水平同期信号後縁すぐ後にキードパルス(イ)を混合し(第4図に破線で示す)、このパルスを基準電圧と比較し、レベル調整を行なう。スイッチ22は通常、A側になっているため、AGC回路21の出力mを通し(第4図n)、輝度信号処理回路23にて輝度信号処理が行なわれる。

次にコピーガード信号の付加された映像信号が入力されたときの動作を説明する。コピーガード

ド信号を挿入した映像信号を子機のVTRによってダビングするときはAGC回路21をバイパスするようにスイッチ22を手動で切替える必要があるため、多数の子機のVTRを並列運転してダビングを行なうダビング工程では、作業量が増加するという問題点を有していた。

常時、スイッチ22をB側にし、AGC回路21をバイパスすると、VTR同士の入出力端子の終端条件を間違ったとき、記録映像信号レベルが異常になり、また親機のVTRからの送り出しシステムの映像信号レベルのモニタが常に必要となるためAGC回路21は不可欠なものである。

本発明は上記問題を解決するもので、映像信号に付加されたコピーガード信号中の不規則に存在するパルス信号を検知したとき、AGC回路をバイパスすることによって、手動でスイッチを切替える工程を省き、多数のスレーブVTRを用いるダビング作業工数を削減する映像記録再生装置を提供することを目的としている。

課題を解決するための手段

本発明は上記目的を達成するために、入力映像信号のレベルを所定値に調整するAGC回路と、前記入力映像信号からブランキングレベル以下にあるパルス信号を分離するパルス信号分離回路と、前記パルス信号分離回路出力に含まれている水平同期信号の後縁から次の水平同期信号の前縁付近までの時間幅のパルス信号を発生する第1の単安定マルチバイブレータ(以下、MMと称す)と、前記パルス信号分離回路出力と前記第1のMM出力との第1のANDゲート回路と、前記パルス信号分離回路出力から垂直同期信号を分離する垂直同期分離回路と、前記垂直同期信号によってトリガされコピーガード信号の開始点付近までの時間幅のパルス信号を発生する第2のMMと、前記第2のMM出力パルス信号の後縁でトリガされコピーガード信号期間に相当する時間幅のパルス信号を発生する第3のMMと、前記第1のANDゲート回路出力と前記第3のMM出力との第2のANDゲート回路と、前記第2のANDゲート回路出力を積分する積分回路と、前記積分回路出力

力されたとき、AGC回路1が誤動作し、映像信号aの振幅が波形bのように下がる。

一方、パルス信号分離回路2によって映像信号aのブランキングレベル以下にあるパルス信号cをとり出し、MM3によって水平同期信号の後縁から次の水平同期信号の前縁付近までの時間幅を持つパルス信号dを発生する。ANDゲート回路4によって、パルス信号cとパルス信号dとのANDをとり、1H間隔に並ぶ水平同期信号以外のパルス信号eをとり出す。垂直同期分離回路5によってパルス信号cから垂直同期信号fをとり出しその立下り時にMM6をトリガする。MM6はトリガ後コピーガード信号の開始点直前付近までの時間幅のパルス信号gを発生する。MM7はこのパルス信号gの立下りでトリガされ、コピーガード信号期間に相当する時間幅のパルス信号hを発生する。ANDゲート回路8によって、このパルス信号hとANDゲート回路4の出力パルス信号eとのANDをとり、コピーガード信号中の擬似同期信号iを検出する。積分回路9は擬似同

期信号iを積分し、Hレベル出力を出し(第2図j)、スイッチ回路10をA接点からB接点に切替え、AGC回路1を通さずに入力映像信号aをそのまま輝度信号処理回路11に供給する(第2図k)。

作用

本発明は上記した構成によって、コピーガード信号中の不規則に存在するパルス信号を検出したとき、入力映像信号はAGC回路をバイパスすることができるものである。

実施例

以下、本発明の一実施例の映像記録再生装置について、第1図及び第2図を参照しながら説明する。第1図は本発明の一実施例のブロック図である。図において、1はAGC回路、2はパルス信号分離回路、3はMM(単安定マルチバイブレータ)、4はANDゲート回路、5は垂直同期分離回路、6、7はMM、8はANDゲート回路、9は積分回路、10はスイッチ回路、11は輝度信号処理回路である。

第2図は第1図のaからk点における波形を示す。

コピーガード信号の付加された映像信号aが入

力されたとき、AGC回路1が誤動作し、映像信号aの振幅が波形bのように下がる。

一方、パルス信号分離回路2によって映像信号aのブランキングレベル以下にあるパルス信号cをとり出し、MM3によって水平同期信号の後縁から次の水平同期信号の前縁付近までの時間幅を持つパルス信号dを発生する。ANDゲート回路4によって、パルス信号cとパルス信号dとのANDをとり、1H間隔に並ぶ水平同期信号以外のパルス信号eをとり出す。垂直同期分離回路5によってパルス信号cから垂直同期信号fをとり出しその立下り時にMM6をトリガする。MM6はトリガ後コピーガード信号の開始点直前付近までの時間幅のパルス信号gを発生する。MM7はこのパルス信号gの立下りでトリガされ、コピーガード信号期間に相当する時間幅のパルス信号hを発生する。ANDゲート回路8によって、このパルス信号hとANDゲート回路4の出力パルス信号eとのANDをとり、コピーガード信号中の擬似同期信号iを検出する。積分回路9は擬似同

期信号iを積分し、Hレベル出力を出し(第2図j)、スイッチ回路10をA接点からB接点に切替え、AGC回路1を通さずに入力映像信号aをそのまま輝度信号処理回路11に供給する(第2図k)。

コピーガード信号のない普通の映像信号が入力されているときは、積分回路9出力はLレベルとなり、スイッチ回路10をA接点に切替え、映像信号aはAGC回路1を通る。

このように本発明の実施例の映像信号記録再生装置によれば、AGC回路1、パルス信号分離回路2、MM3、ANDゲート回路4、垂直同期分離回路5、MM6、MM7、ANDゲート回路8、積分回路9、スイッチ回路10を設けることによって、コピーガード信号の付加された映像信号をダビングするとき、コピーガード信号中の擬似同期信号を検知し、AGC回路1をバイパスするようスイッチ回路10を自動的に切替えるように配してあるので、ダビング作業の省力化ができる。

なお、MM6は垂直同期信号の立上り時(前縁)にトリガしてもよい。

発明の効果

以上の実施例から明らかなように、本発明によれば映像信号に付加されたコピーガード信号中の擬似同期信号を検知し、AGC回路をバイパスするように配してあるので、ダビング時、手動でスイッチを切替える工程が省略でき作業工数の少ない映像信号記録再生装置を提供できる。

4、図面の簡単な説明

第1図は本発明の一実施例の映像記録再生装置のブロック図、第2図は本発明の一実施例の映像記録再生装置の要部の信号波形図、第3図は従来の映像記録再生装置のブロック図、第4図は従来の映像記録再生装置における普通の映像信号入力時の要部の信号波形図、第5図は従来の映像記録再生装置のコピーガード信号の付加された映像信号入力時の要部波形図である。


- 1 …… AGC回路、2 …… パルス信号分離回路、
- 3 …… 単安定マルチバイブレータ、4 …… AND

- ゲート回路、5 …… 垂直同期分離回路、6 …… 単安定マルチバイブレータ、7 …… 単安定マルチバイブレータ、8 …… ANDゲート回路、9 …… 積分回路、10 …… 切替回路。


代理人の氏名 弁理士 粟野重孝 ほか1名

- 1 …… AGC回路
- 2 …… 水平同期分離回路
- 3 …… 第1のMM
- 4 …… 第1のゲート回路
- 5 …… 垂直同期分離回路
- 6 …… 第2のMM
- 7 …… 第3のMM
- 8 …… 第2のゲート回路
- 9 …… 積分回路
- 10 …… 切替回路


第1図




第2図



第 3 圖



第 4 圖



第 5 圖

